• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991003128A1
    申请号:PCT/JP1990/001057
    申请日:1990-08-21
    公开日:1991-03-07
    发明作者:Takashi Hamano；Kiyoshi Sakai；Kiichi Matsuda
    申请人:Fujitsu Limited；
    IPC主号:H04N19-00
    专利说明:
    [0001] 明 細 書
    [0002] 画像符号化制御システム
    [0003] 技術分野
    [0004] 本発明は、 入力画像信号を高能率符号化する画像符号化制御システム に関するものである。
    [0005] 動画等についての画像信号のビッ トレ一トを低減する為に、 1画面を 複数に分割した処理プロックごとに直交変換符号化を行って高能率符号 化する方式が知られている。 このような高能率符号化方式に於ける回路 規模を小さくすることが要望されている。 背景技術
    [0006] 第 1図は従来例の要部プロック図である。 動画等についての画像信号 は直交変換符号化器 1 に加えられる。 この直交変換符号化器 1は、 フー リェ変換 （Fourier Transform), アダマール （Hadamard) 変換、 離散コ サイン （Di screte Cos ine)変換 （D C T ) 等による構成とすることがで きるものであり、 またフレーム間符号化等の予測符号化と組合せた構成 とすることもできる。 最近は、 離散コサイン変換 （D C T ) による構成 が実用化されている。 また、 直交変換符号化を行う処理ブロックの大き さは、 例えば、 1次元の場合は 8〜 1 6画素程度、 2次元の場合は 8 X 8画素〜 1 6 X 1 6画素程度としている。
    [0007] 画像信号は直交変換符号化器 1 において処理プロックごとに直交変換 符号化されて、 可変長符号化器 2に加えられ、 生起確率の高い信号に短 い符号を割当てる可変長符号に変換しバッファメモリ 3のデータ幅に揃 えられてバッファメモリ 3に加えられる。 このバッファメモリ 3力、ら読 出されたデータは伝送路等へ送出される。 可変長符号信号の受信側では、 可変長復号化器において可変長符号を 固定長符号に変換し、 直交変換復号化器において直交変換符号化と逆の 処理により画像信号を再生し、 表示装置等に加えて画像を表示すること になる。
    [0008] 前述の従来例の画像符号化システムにおいては、 例えば n x m画素 ( n , mは任意の整数） を処理ブロックとして直交変換符号化を行い、 変換係数が 0でない有効係数の総てを可変長符号化器 2において可変長 符号出力に変換するものであり、 従って、 可変長符号化器 2は、 最大 n x m個の信号を可変長符号化しバッファメモリ 3のデータ幅に揃える能 力が必要となる。 従って、 回路規模が大きくなる。
    [0009] また、 直交変換により高周波成分側の変換係数が 0になる傾向があり、 従って、 低周波成分側の変換係数についてだけ処理することにより、 回 路規模を縮小することが考えられるが、 高周波成分の処理の可能性が全 くなくなるので、 再生画質が大きく劣化する場合がある。 発明の開示
    [0010] 本発明は上記問題点を改善した画像符号化制御システムを提供するこ とを目的とする
    [0011] 本発明の目的をより特定すれば、 符号化特性を低下させることなく高 能率符号化を行うと共に、 回路規模を縮小可能とする画像符号化制御シ ステムを提供することにある。
    [0012] 上記目的は、 入力画像信号の 1画面を複数に分割して得られるプロッ クごとに直交変換符号化を行う直交変換符号化手段， 前記各プロックは 複数の画素に関する変換係数を有する ； プロックごとに得られる可変長 符号語が所定数以下となるように前記直交変換符号化手段から出力され る変換係数を制御する符号制御手段；該符号制御手段から出力される変 換ブロックごとに可変長符号化出力に変換する可変長符号化手段；及び 該可変長符号化手段から出力されるブロックごとの可変長符号化出力を 一時蓄積するバッファメモリ手段を有する画像符号化制御システムで達 成される。
    [0013] また、 前述した目的は、 アナログ画像信号をディジタル画像信号に変 換するアナログ · ディジタル変換手段；該ディジタル画像信号を 個
    [0014] ( ^は任意の整数） の入力画像信号に時分割で分割する分割手段、 i 個の入力画像信号の周波数は前記ディジタル画像信号の周波数より低 い ； ^個の入力信号ごとに設けられ、 対応する前記入力画像信号の 1画 面を複数に分割して得られるプロックごとに直交変換符号化を行う ^個 の直交変換符号化手段、 前記各プロックは複数の画素に関する変換係数 を有する ； ^個の直交変換符号化手段ごとに設けられ、 ブロックごとに 得られる可変長符号語が所定数以下となるように前記対応する直交変換 符号化手段から出力される変換係数を制御する ^個の符号制御手段； 個の符号制御手段ごとに設けられ、 対応する符号制御手段から出力され る変換係数から前記可変長符号化出力を規定するデータをプロックごと に生成する係数処理手段；前記 個の係数処理手段で生成されたデータ を時分割で選択してデータ列を出力する選択手段；該データ列中の各 デ一夕から前記可変長符号化出力を生成する変換手段；及び該変換手段 から出力されるプロックごとの可変長符号化出力を一時蓄積するバッ ファメモリ手段とを有する画像符号化制御システムで達成される。 図面の簡単な説明
    [0015] 第 1図は従来の画像符号化制御システムのプロック図 ； 第 2図は本発明の画像符号化制御システムの基本構成を示すプロック 図 ；
    [0016] 第 3図は第 2図に示す画像符号化制御システムの一実施例を示すブ ロック図 ；
    [0017] 第 4図は 2次元可変長符号を用いた場合の第 3図に示す符号制御器の 構成を示すプロック図；
    [0018] 第 5 A図は 2次元可変長符号を用いた場合の従来の画像符号化処理を 示す図 ；
    [0019] 第 5 B図は 2次元可変長符号を用いた場合の本発明による画像符号化 処理を示す図 ；
    [0020] 第 6図は 2次元可変長符号を用いた場合の第 4図に示す符号制御器の 動作を示す図；
    [0021] 第 7図は 2次元可変長符号を用いた場合の第 3図に示す可変長符号化 器の構成を示すプロック図 ；
    [0022] 第 8図は第 7図に示す可変長符号化器の動作を示す図 ；
    [0023] 第 9 A図は第 7図に示す R O Mの入出力関係を示す図 ；
    [0024] 第 9 B図は第 7図に示す符号化テーブルの入出力関係を示す図 ； 第 1 0図は第 7図に示す回転器を示すブロック図 ；
    [0025] 第 1 1図はランレングス符号を用いた場合の第 3図に示す符号制御器 の構成を示す図；
    [0026] 第 1 2 A図はランレングス符号を用いた場合の従来の画像符号化処理 を示す図 ；
    [0027] 第 1 2 B図はランレングス符号を用いた場合の本発明による画像符号 化処理を示す図；
    [0028] 第 1 3図は第 1 1図に示す符号制御器の動作を示す図 ； 第 1 4図は第 1 1図に示す R O Mの入出力関係を示す図 ；
    [0029] 第 1 5図はランレングス符号を用いた場合の第 3図に示す可変長符号 化器の構成を示す図 ；
    [0030] 第 1 6図は第 1 5図に示す R O Mの入出力関係を示す図 ；
    [0031] 第 1 7図は第 1 5図に示す可変長符号化器の動作を示す図； 第 1 8 A図は第 1 5図に示す符号化テーブル中のゼロ列に関する入出 力関係を示す図 ；
    [0032] 第 1 8 8図は第 1 5図に示す符号化テーブル中の有効係数に関する入 出力関係を示す図 ；
    [0033] 第 1 9 A図は並列構成を有する従来の画像符号化システムのプロック 図 ；
    [0034] 第 1 9 B図は並列構成を有する本発明の第 2の実施例の画像符号化シ ステムのブロック図 ；
    [0035] 第 2 0八図は第 1 8 A図に示す従来の並列構成を有する画像符号化制 御システムを有する伝送システムを示すプロック図 ；
    [0036] 第 2 0 B図は第 1 8 B図に示す本発明の第 2の実施例の並列構成を有 する画像符号化制御システムを有する伝送システムを示すプロック図 ； 第 2 1図は本発明の第 3の実施例の画像符号化制御システムを示すブ ロック図；
    [0037] 第 2 2 A図は第 1 , 第 2及び第 3の実施例で生ずる可能性のある問題 点を示す図 ；
    [0038] 第 2 2 B図は第 2 2 A図に示す問題点を解決することを示す図 ；及び 第 2 3図は本発明の第 4の実施例の画像符号化システムの構成を示す プロック図である。 発明の実施するための最良の形態
    [0039] 本発明の画像符号化制御システムは、 プロックごとに得られる可変長 符号の数を或る一定数以下となるように制御するものであり、 第 2図を 参照して説明する。
    [0040] 本発明の画像符号化制御システムは直交変換符号化器 1 0 , 可変長符 号化器 1 2， バッファメモリ 1 3及び符号制御器 1 4を有する。 直交変 換符号化器 1 0は、 入力画像信号の 1画面分を複数に分割した処理ブ ロックごとに直交変換符号化を行う。 符号制御器 1 4は可変長符号化器 1 2で処理プロックごとに得られる可変長符号語の数が所定数以下とな るように直交変換符号化器 1 0の出力を制御する。 可変長符号化器 1 2 は符号制御器 1 4の出力信号を可変長符号化しバッファメモリ 1 3の データ幅に揃える。 バッファメモリ 1 3は可変長符号化器 1 2の可変長 符号化出力を一時蓄積する。 直交変換符号化器 1 0からの直交変換符号 化信号は、 画像信号と符号制御器 1 4の出力を用いて符号化されて、 符 号制御器 1 4に与えられる。
    [0041] 直交変換符号化器 1 0による処理プロックごとの有効係数は一般に複 数個となる。 符号制御器 1 4は、 可変長符号化器 1 2で処理ブロックご とに得られる可変長符号語の数が所定数以下となるように、 直交変換符 号化器 1 0の出力、 すなわち変換係数を制御する。 この構成により、 可 変長符号化器 1 2は所定数以下の可変長符号語を処理できる能力を有す る回路規模で済むので、 従来例に比較して縮小することができる。 また- 直交変換符号化により低周波成分側の有効係数が少なく、 高周波成分側 の有効係数が多い場合でも、 その高周波成分側の処理が可能となり、 再 生画質の劣化を抑制することができる。
    [0042] 第 3図は、 第 2図に示す画像符号化制御システムのより詳細な構成を 示すプロックである。 図示する画像符号化制御システムは離散コサイン 変換ブロック （D C T ) 2 1 , 減算器 2 2， 量子化器 2 3 , 符号制御器
    [0043] 2 4 , 可変長符号化器 2 5， バッファメモリ 2 6 , 逆量子化器 2 7， 加 算器 2 8， フレームメモリ 2 9， 量子化制御器 3 0を有する。 この実施 例は、 第 2図に於ける直交変換符号化器 1 0を、 離散コサイン変換部 2
    [0044] 1、 フレーム間符号化を行う減算器 2 2， 量子化器 2 3， 逆量子化器 2
    [0045] 7 , 加算器 2 8 , フレームメモリ 2 9等とにより構成した場合を示す。 入力画像信号は、 離散コサイン変換器 2 1において処理プロックごと に離散コサイン変換され、 減算器 2 2において前フレームの変換係数と の差が求められて量子化器 2 3に加えられ、 その差が量子化されて符号 制御器 2 4に加えられる。 この符号制御器 2 4は、 処理プロックごとに 量子化器 2 3から入力される量子化出力を制御して、 可変長符号化器 2
    [0046] 5で得られる可変長符号語の数を所定数以下とする。 ここで、 可変長符 号語は 2次元可変長符号とランレングス符号の 2種類に大別される。 符 号制御器 2 4はどちらの可変長符号語を用いるかでその構成が異なる。 符号制御器 2 4の構成は後で詳述する。
    [0047] 可変長符号化器 2 5の可変長符号化出力はバッファメモリ 2 6に一旦 蓄積され、 後述する構成により読出されて、 伝送路等へ送出される。 ま た、 量子化制御器 3 0ではバッファメモリ 2 6の占有量を監視して、 オーバフロー又はアンダーフローが生じないように、 量子化器 2 3及び 逆量子化器 2 7の量子化ステップを制御するものであり、 その量子化ス テップの制御情報は、 可変長符号化出力と共に受信側へ送信される。 逆量子化器 2 7により逆量子化された変換係数の差分は、 前フレーム (ブロック） の内容と加算器 2 8において加算されて、 フレームメモリ 2 9に加えられて、 次のフレームを処理するときに読出される。 第 4図は 2次元可変長符号を用いた場合の符号制御器 2 4の構成 （第 1 の実施例） を示すプロック図である。 符号制御器 2 4は比較器 1 0 1 , 計数器 1 0 2 , 比較器 1 0 3， 遅延器 1 0 4及び選択器 1 0 5を有する ( 比較器 1 0 1は、 量子化器 2 3 (第 3図） からの量子化出力 （変換係 数） と 0 とを比較し、 0以外の時カウントアップを指示する信号 （パル ス信号） を計数器 1 0 2に出力する。 計数器 1 0 2はカウントアップを 指示されている間、 カウントアップを指示するパルス信号を計数する。 計数器 1 0 2はプロッグの区切れを示すプロック同期信号によりクリア される。 すなわち、 計数器 1 0 2はブロックごとに、 カウントアップを 指示するパルス信号を計数する。 比較器 1 0 3は計数器 1 0 2のカウン ト値が所定のしきい値 T H 1を越えたとき、 選択器 1 0 5が 0を選択す るためのセレク ト信号を出力する。 遅延器 1 0 4はセレク ト信号の発生 と量子化出力との同期をとるために、 量子化出力を遅延させる。 選択器 1 0 5 と比較器 1 0 3からのセレク ト信号が与えられている間 0を選択 し、 それ以外のときは遅延器 1 0 4からの量子化出力 （変換係数） を選 択する。
    [0048] 第 5 A図 （a ) は、 離散コサイン変換器 1 1が出力する 1ブロック (入力画像信号の 1画面分を複数に分割したもの） が各々 8 X 8画素で 構成される場合に、 量子化器 2 3が出力するあるプロックの量子化出力 を示す。 第 5 A図 （a ) の 8 X 8ブロックを矢印で示すようにジグザグ スキャンすることによって、 第 5 A図 （b ) に示す 2次元可変長符号を 構成する （ゼロラン、 有効係数） の組合せが得られる。 すなわち、 左上 の直流成分の有効係数の 5は、 ゼロラン （連続するゼロの数） が 0であ るから、 （ 0， 5 ) で表され、 次のジグザグスキャンにより得られる有 効係数の 7は、 ゼロランが 1 0であるから、 （ 1 0 , 7 ) で表される。 以下、 同様にして （ 3, 2) ， （ 0, 5 ) ， （ 3， 2) , ( 7, 1 5 ) , ( 1 0, 7) となる。 これ以降の高周波成分はすべて " 0 " なので、 処 理しない。 これらのゼロランと有効係数から第 5 Α図 （b) に示す可変 長符号語が得られる （E O Bは、 ブロックの終りを示すためのエンド · ォブ ·プロック信号であり、 プロック同期信号がアクティブな状態で出 力される） 。
    [0049] 第 5 A図は従来の手法によるものである。 図示する例の場合、 7個の 可変長符号化出力が得られる。 このような場合、 直流成分を含めて例え ば E O Bを除き 6個の可変長符号語 （この場合、 6個の有効係数） を用 いても、 再生画質の劣化が少ないことが統計的に求められれば、 7個の 可変長符号語をすベて伝達する必要はない。 符号制御器 2 4は量子化出 力に以下に述べる処理を施して、 1つのプロックから得られる可変長符 号語の数が所定数 （統計的に再生画質の劣化が少ないことが保証できる 数） 以下になるようにする。
    [0050] 第 5 B図 （a) は可変長符号語の数を 6個以下に制限する場合の符号 制御器 2 4の動作を示す。 第 5 A図 （a) のプロックに対し、 ジグザグ スキヤンを行い、 有効係数が 6個得られるとそれ以降の有効係数は 0に 置換えられ、 第 5 B図 （a) を出力する。 第 5 B図 （a) をジグザグス キャンすることによって第 5 B図 （b) が得られる。
    [0051] 第 4図の符号制御器 2 4の動作を、 第 6図を参照して説明する。 第 6 図 （A) に示す量子化出力は比較器 1 0 1に入力する。 最初に入力する データは有効係数 " 5 " である。 この場合、 比較器 1 0 1はカウント ァップを指示する 1つのパルス信号を出力する。 計数器 1 0 2はこれを カウントし、 この結果、 カウント値は 1になる （これ以前に E〇 B信号 により計数器 1 0 2はクリアされている） 。 カウント値 1 は比較器 1 0 3でしきい値 TH 1 (たとえば TH 1 = 6 ) と比較される。 この場合、 カウント値は 1なので比較器 1 0 3はセレク ト信号を出力しない。 これ により、 遅延器 1 0 4を介した量子化出力 （有効係数 5 ) がそのまま選 択器 1 0 5を通り、 符号制御出力として可変長符号化器 2 5 (第 3図） に与えられる （第 6図 （B) ：) 。
    [0052] 次に " 0 " が比較器 1 0 1に入力する。 この場合、 比較器 1 0 1はパ ルス信号を生成しない。 したがって、 計数器 1 0 2のカウント値は 1の ままである。
    [0053] その後、 いくつかの " 0 " が連続して入力した後、 有効係数 7が比較 器 1 0 1 に与えられる。 この場合、 計数器 1 0 2は 1つカウントアップ し、 カウント値は 2となる。 以下、 有効係数が入力されるごとに、 計数 器 1 0 2は 1だけカウントアップする。 比較器 1 0 3はカウント値がし きい値 （TH 1 = 6) を越えた時点でセレク ト信号を選択器 1 0 5に出 力する。 このセレク ト信号を受けて、 選択器 1 0 5は " 0 " を選択出力 する。 この結果、 計数器 1 0 2がブロック同期信号 （E O B信号） によ りクリアされるまで、 選択器 1 0 5は " 0 " を選択出力する （第 6図 (B) ) 。
    [0054] 第 7図は、 2次元可変長符号を用いた場合の第 3図に示す可変長符号 化器 2 5の構成を示すプロック図である。 可変長符号化器 2 5は係数処 理器 1 1 1 , 符号化テーブル 1 1 2及び回転器 1 1 3を有する。 係数処 理器 1 1 1 は ROM 1 1 4， 遅延器 1 1 5， 計数器 1 1 6及びメモリ 1 1 7を有する。 ROM 1 1 4は符号制御器 2 4からの符号制御出力が 0 以外のとき、 メモリ 1 1 7へ書込みを指示する書込み指示信号を出力す る。 符号制御出力が 0のとき、 ROMは 1 1 4計数器 1 1 6に 1だけ力 ゥントアップするよう指示する。 遅延器 1 1 5は ROM 1 1 4が出力す る書込み指示信号を遅延させて処理の同期をとる。
    [0055] 第 9 A図は R〇M 1 1 4の動作を示す図である。 R〇M 1 1 4のアド レスとしてブロック同期信号と符号制御出力とを入力し、 書込み指示信 号と計数器 1 1 6へのデータを出力する。 尚、 は don t care (任 意） である。 また、 書込み指示信号はローアクティブ信号である。
    [0056] 第 7図にもどり、 メモリ 1 1 7はバッファとして機能し、 書込み指示 信号が与えられたとき （ 0 (口一） のとき） 、 ブロック同期信号と計数 器 1 1 6のカウン ト値 （ 0の数） と有効係数とを書込む。 符号化テープ ル 1 1 2はメモリ 1 1 7からブロック同期信号とカウント値と有効係数 とを入力し、 符号長と符号語を出力する。
    [0057] 第 9 B図は、 符号化テーブル 1 1 2の入出力関係を示す図である。 ブ ロック同期信号が 0 (ローレベル） のときの、 符号語の最後の 2ビッ ト " 1 0 " は E O B信号 （ローレベルのプロック同期信号） を示す。
    [0058] 第 7図にもどり、 回転器 1 1 3は符号化テーブル 1 1 2が出力する符 号語をバッファメモリ 2 6 (第 3図） のデータ幅に揃えるために、 符号 化テーブル 1 1 2からの符号長を参照して符号語から可変長符号化出力 を生成する。
    [0059] 第 8図は第 6図 （B) の符号制御出力を入力した場合の可変長符号化 器 2 5の動作を示す波形図である。 第 8図 （A) に示すブロック同期信 号は 1ブロックの終りで 0 (E〇 B) になる。 このとき、 メモリ 1 1 7 には第 8図 （F) に示すデータが書込まれる。 尚、 前述したように *は don' t careを示す。 最初に、 符号制御出力 " 5 " が ROM 1 1 4に入力 する。 このとき、 ブロック同期信号は 1である。 従って、 第 9 A図から わかるように、 口一アクティブの書込み指示信号は " 0 " になり、 計数 器 1 1 6には " 0 " が出力される。 従って、 第 8図 （F) に示すように、 メモリ 1 1 7にはプロック同期信号 " 1 " , カウン ト値 " 0 " 及び有効 係数 " 5 " が書込まれる。
    [0060] その後、 符号制御出力は " 0 " が 1 0個連続する。 有効係数 " 5 " の 次の " 0 " から順に計数器 1 1 6はカウントアップして行く。 この間、 書込み指示信号はインアクティブ （ " 1 " ) である。 有効係数 " 7 " が R O 1 1 4に入力すると、 R O M 1 1 4から書込み指示信号が与えら れる。 このときの計数器 1 1 6のカウント値 " 1 0 " は、 有効係数 " 7 " とプロック同期信号 " 1 " とともにメモリ 1 1 7に書込まれる。 前記書込み指示信号は遅延器 1 1 5で遅延され、 計数器 1 1 6に与えら れる。 これにより、 計数器 1 1 6はクリアされる。
    [0061] 以下、 同様にしてメモリ 1 1 7に第 8図 （F ) に示すデータが書込ま れる。 符号化テーブル 1 1 2は第 9 B図に示すテーブルを参照して、 符 号長と符号語を回転器 1 1 3に出力する。
    [0062] 第 1 0図は回転器 1 1 3の構成を示すブロック図である。 回転器 1 1 3はシフ ト回路 1 2 1 , 加算器 1 2 2及び遅延器 1 2 3を有する。 第 7 図に示す符号化テーブル 1 1 2からの符号長は加算器 1 2 2に入力する, 加算器 1 2 2の出力は遅延器 1 2 3で単位時間だけ遅延され、 加算器 1 2 2で入力する符号長と加算される。 加算結果がバッファメモリ 2 6 (第 3図） の所定データ幅を越えるときに、 加算器 1 2 2は桁上りを生 じる。 この桁上りは書込み制御信号としてバッファメモリ 2 6に与えら れる。 符号化テーブル 1 1 2からの符号語はシフ ト回路 1 2 1で遅延器 1 2 3の出力信号に基づいてシフ トされる。 シフ 卜された符号語は可変 長符号化出力としてバッファメモリ 2 6へ出力される。
    [0063] 次に、 ランレングス符号を用いた場合の符号制御器 2 4及び可変長符 号化器 2 5の構成 （第 2の実施例） について説明する。 はじめに符号制 御器 2 4の構成について説明する。
    [0064] 第 1 1図は、 ランレングス符号を用いた場合の符号制御器 2 4の構成 を示すプロック図である。 符号制御器 2 4は ROM 1 3 1， 計数器 1 3
    [0065] 2， 比較器 1 3 3， 遅延器 1 3 4, 遅延器 1 3 5及び選択器 1 3 6を有 する。 ROM 1 3 1は、 量子化器 （第 3図） からの量子化出力と 1係数 前の量子化出力が " 0 " であるか否かを示す信号 NZRとを入力し、 量 子化出力が " 0 " 以外であるかまたはゼロランの先頭のとき、 カウント アップを指示するパルス信号を計数器 1 3 2に出力する。
    [0066] 第 1 4図は ROM 1 3 1の入出力関係を示す図である。 ROM 1 3 1 のァ ドレスとして信号 NZRと量子化出力が与えられ、 計数器 1 3 2及 び遅延器 1 3 4にそれぞれデータを出力する。
    [0067] 第 1 1図にもどり、 計数器 1 3 2はカウントアツプが措示されるごと に + 1をカウントアップし、 ブロック同期信号によりクリアされる。 比 較器 1 3 3は計数器 1 3 2のカウント値と所定の措定値 TH 2ときを比 較し、 カウント値がしきい値 TH 2を越えたときに選択器 1 3 6にセレ ク ト信号を出力する。 しきい値 TH 2は、 可変長符号化器 2 5で 1ブ ロックごとに得られる可変長符号語が所定数以下となるように選択され る。 遅延器 1 3 4は処理の同期をとるために設けられている。 遅延器 1
    [0068] 3 4はプロック同期信号によりクリアされ、 その出力は 1 ( 1係数前が " 0 " 以外であることを示す） になる。 遅延器 1 3 5はセレク ト信号と 量子化出力との同期をとる。 選択器 1 3 6はセレク ト信号が出力される と " 0 " を選択し、 それ以外のときは遅延器 1 3 5からの量子化出力を 選択する。 選択器 1 3 5の出力は符号制御出力として可変長符号化器 2 5に与えられる。
    [0069] 第 1 2 A図 （ a ) の 1ブロックをジグザグスキャンすることで、 第 1 2 A図 （b) の有効係数と連続する " 0 " の数が得られる。 第 1 2八図 (b) 中、 0 X 1 0は " 0 " 力 1 0個連続することを示している。 従来 の手段では 1ブロック中のすべての有効係数と各ゼロラン中の " 0 " の 数を求め、 図示するような可変長符号語を出力する。 これに対し、 本実 施例では、 可変長符号語の数が所定数以下となるように、 符号制御器 2 4が量子化出力を制御する。
    [0070] 第 1 2 B図 （a) は可変長符号化出力を 6個以下に制限した場合の処 理を示す。 この場合、 TH 2 = 6である。 有効係数とゼロランの数が合 計 6になると、 それ以降の有効係数は 0に置換される。 第 1 2 B図の例 では有効係数 " 5 " 以降が切り捨てられる。
    [0071] 第 1 3図は、 第 1 1図に示す符号制御器 2 4の動作を示す図である。 ROM 1 3 1は有効係数 " 5 " を入力すると、 計数器 1 3 2にカウン ト アップを指示するパルス信号を出力する。 次に " 0 " が ROM 1 3 1 に 入力する。 この " 0 " はゼロランの先頭にあるので、 R〇M 1 3 1は計 数器 1 3 2にパルス信号を出力する。 このようにして、 有効係数又はゼ ロランの先頭の " 0 " が入力するごとに計数器 1 3 2は + 1だけカウン トアップする。 計数器 1 3 2のカウント値がしきい値 TH 2をこえると、 比較器 1 3 3はセレク ト信号を選択器 1 3 6に出力する。 このセレク ト 信号をうけると、 選択器 1 3 6はそれ以降プロック同期信号が出力され るまで " 0 " を出力する。
    [0072] 第 1 5図は、 ランレングス符号を用いた場合の可変長符号化器 2 5の 構成を示すプロックである。 可変長符号化器 2 5は係数処理器 1 4 1， 符号化テーブル 1 4 2及び回転器 1 4 3を有する。 係数処理器 1 4 1 は 遅延器 1 4 4， ROM 1 4 5, 計数器 1 4 6， 遅延器 1 4 8, 選択器 1 4 9， メモリ 1 5 0及び遅延器 1 5 1を有する。 R O M 1 4 5はブロック同期信号， 符号制御出力及び遅延器 1 4 4か ら出力される 1係数前の符号制御出力を入力し、 次のように動作する。 ブロック同期信号が口一のとき （E O B信号） と符号制御出力が " 0 " 以外のとき、 計数器 1 4 6をクリァする。 遅延器 1 4 4の出力が " 0 " 以外のときと、 遅延器 1 4 4の出力が " 0 " でかつ符号制御出力が " 0 " 以外のとき、 及びブロック同期信号がローのとき、 メモリ 1 5 0 へ書込みを指示するとともに、 選択器 1 4 9にセレク ト信号を出力する ( 第 1 6図は上記 R O M 1 4 5の動作を示す図である。
    [0073] 計数器 1 4 6はクリァ信号が与えられた後、 次のクリァ信号が与えら れるまで、 カウントアップする。 遅延器 1 4 4及び 1 4 8の出力はそれ ぞれ選択器 1 4 9に与えられる。 計数器 1 4 6のカウント値はゼロラン 中の " 0 " の数を示す。 このゼロラン中の " 0 " の個数を示す値を有効 数字と区別するために、 遅延器 1 4 8は " 0 " とともに選択器 1 4 9に 与えられ、 遅延器 1 4 4の出力は " 1 " ともともに選択器 1 4 9に与え られる。 選択器 1 4 9は、 セレク ト信号がない （ロー " 0 " ) のとき、 遅延器 1 4 8の出力 （ゼロの数） を " 0 " とともに選択し、 セレク ト信 号が出力される （ハイ " 1 " ) とき、 遅延器 1 4 4の出力 （有効係数） を " 1 " とともに選択する。 遅延器 1 5 1は、 ブロック同期信号及び書 込み指示信号を遅延させて処理の同期をとる。 メモリ 1 5 0はバッファ として機能し、 遅延器 1 5 1からの書込み指示信号に同期して、 遅延器 1 5 1からのプロック同期信号及び選択器 1 4 9の出力を書込む。
    [0074] 符号化テーブル 1 4 2は、 第 1 8 A図及び第 1 8 B図にそれぞれ示す 符号化テーブルを有する。 第 1 8 A図はランレングスに関し、 ブロック 同期信号と選択器 1 4 9の出力をァドレスとして、 符号長と符号語を出 力する。 この場合の選択器 1 4 9の出力は識別のためのデータ " 0 " と ともに選択された遅延器 1 4 8の出力である。 第 1 8 B図は有効係数に 関し、 プロック同期信号と選択器 1 4 9の出力をァドレスとして、 符号 長と符号語を出力する。 この場合、 選択器 1 4 9の出力は識別のための データ " 1 " とともに選択された遅延器 1 4 4の出力である。 回転器 1
    [0075] 4 3は、 前述の回転器 1 1 3 (第 1 0図） と同一の構成であり、 符号長 を符号語に基づきシフ トさせて可変長符号化出力を生成し、 また符号長 から書込み制御信号を生成する。
    [0076] 第 1 7図は、 第 1 5図の可変長符号化器 2 5の動作を示すタイ ミ ング 図である。 第 1 7図 （A) 及び （B) はそれぞれ、 遅延器 1 5 1で遅延 された後のプロック同期信号及び書込み指示信号を示す。 符号制御出力
    [0077] " 5 " が ROM 1 4 5に入力した時点では、 前の 1ブロックの最後の係 数 （図中 *) が識別データ " 1 " とともにメモリ 1 4 1に書込まれる。 符号制御出力 " 5 " は遅延器 1 4 4で 1処理時間だけ遅延され、 識別 データ " 1 " とともに選択器 1 4 9に与えられる。 このとき、 有効係数
    [0078] " 5 " に続く " 0 " が R OM 1 4 5に入力し、 計数器 1 4 6のカウント 値は " 1 " になる。 この時点では、 ローアクティブの書込み指示信号が 遅延器 1 5 1からメモリ 1 5 0に与えられるので、 メモリ 1 5 0は選択 器 1 4 9の出力を書込む。 このとき、 セレク ト信号はハイなので、 遅延 器 1 4 4からの符号制御出力 " 5 " を識別データ " 1 " とともにメモリ
    [0079] 1 5 0に書込む。
    [0080] 以下、 " 0 " が連続して ROM 1 4 5に入力し、 その都度計数器 1 4 6は + 1カウントアップする。 1 0個 " 0 " が連続した後、 符号制御出 力 " 7 " が ROM 1 4 5に入力する。 このとき、 遅延器 1 5 1からの書 込み措示信号はアクティブ （口一） になる。 この時点での遅延器 1 4 8 の出力は 1 0であり、 またセレク ト信号は口一である。 従って、 メモリ 1 5 0には選択器 1 4 9で識別デ一夕 " 0 " とともに選択された遅延器 1 4 8の出力 " 1 0 " が書込まれる。 この " 1 0 " は、 有効係数 " 5 " と " 7 " の間の連続する " 0 " の数である。 次のタイミ ングでは、 書込 み指示信号はァクティブであり、 セレク ト信号はローからハイに変化す る。 従って、 選択器 1 4 9は遅延器 1 4 4の出力、 すなわち有効係数 " 7 " を識別データ 1 0 とともに選択しメモリ 1 5 0に書込む。
    [0081] 以上、 説明したように、 符号制御器 2 4を設けたことで、 可変長符号 化器 2 5は所定数の可変長符号語を生成できる構成であれば良い。 本発 明のこの利点を第 1 9 A図及び第 1 9 B図を参照して説明する。
    [0082] 第 1 9 A図は、 HDTV (高品位テレビジョ ン） の画像データを伝送 するための従来の画像符号器を構成を示すブロック図である。 いま、 ァ ナログ映像信号が 6 4 MHzでディジタル化された場合を考える。 6 4 M Hzのディジタル信号をそのまま符号化して可変長符号化出力を得ること は処理速度の.点で困難である。 従って、 図示する構成はアナログ映像信 号を AZD変換器 4 2で 6 4 MHzのディジタル信号に変換した後、 デマ ルチプレクサで 1 6 MHzの 4つのディジタル信号に分離し、 並列処理を する。 このため、 画像符号化制御システム （送信機） は 4つのソース符 号化器 4 3 a〜4 3 d、 4つの系統を有する可変長符号化器 4 4及び 4 つのバッファメモリ 4 5 a〜4 5 dを有する。 各バッファメモリ 4 5か らの出力は伝送路ィンタフェース 4 6で伝送路速度に変換される。 各 ソース符号化器 4 3 a〜4 3 dは第 1図の直交変換符号化器 1に相当す る。 可変長符号化器 4 4は、 4つの係数処理器 4 7 a〜4 7 d、 4つの 符号化テーブル 4 8 a〜4 8 d及び 4つの回転器 4 9 a〜4 9 dを有す る。 図示するように、 従来の画像符号化システムでは、 ソース符号化器 4 3 a〜4 3 d及び可変長符号化器 4 4を、 1 6 MHzのディジタル信号 を処理できるように構成しなければならない。 従って、 ハードウェアの 規模が大きくなる。
    [0083] これに対し、 本発明により、 8 X 8のブロックに対し可変長符号語 1 6に制御すれば、 第 1 9 B図に示すように構成できる。 第 1 9 B図の画 像符号化制御システムは 4つのソース符号化器 5 0 a 〜 5 0 d、 4つの 符号制御器 5 1 a 〜 5 1 d及び可変長符号化器 5 2を有する。 各ソース 符号化器 5 0 a 〜 5 0 dは第 2図の直交変換符号化器 1 0に相当し、 各 符号制御器 5 1 a 〜 5 1 dと、 1つのセレクタ 5 5 と、 1つの符号化 テーブル 5 6 と、 1つの回転器 5 7で構成される。 尚、 第 1 9 B図の構 成は 8 X 8のプロックに対し、 可変長符号語 1 6を処理できれば良いの で、 その出力は 4 MHz ( = 1 6 MHz ÷ ( 6 4 Z 1 6 ) ) のディジタル信 号となる。 セレクタ 5 5は係数処理器 5 4 a 〜 5 4 dを順に選択し、 選 択した出力を符号化テーブル 5 6に出力する。 この結果、 1つの符号化 テーブル 5 6 ，. 1つの回転器 5 7及び 1つのバッファメモリ 5 3ですみ、 ハードウエアを小型化できる。
    [0084] また、 本発明によれば、 処理速度が低くなるため、 送信側及び受信側 で共通の回路を時分割で用いることができる利点がある。 これを第 2 0 A図及び第 2 0 B図を参照して説明する。
    [0085] 第 2 0 A図は従来の送受信システムのプロック図である。 送信側は第 1 9 A図に示すように 4系統設けられているが、 簡単化のために、 1系 統のみ図示し、 各ブロックを a 〜 dのサフィ ックスのない参照番号で示 す。 受信側 （復号側） も同じく 4系統有するが 1系統のみを示す。 受信 側システムは 1つの伝送路ィン夕フェース 6 1 , 4つのバッファメモリ 6 2 ( 1つのみ図示） ， 可変長符号化器 6 3 ， 4つのソース復号化器 6 4 ( 1つのみ図示） 及び D ZA変換器 6 5を有する。 可変長符号化器 6 3は 4つの回転器 6 6 ( 1つのみ図示） ， 4つの復号化ケーブル 6 7 ( 1つのみ図示） 及び 4つの係数処理器 6 8 ( 1つのみ図示） を有する c 第 2 0 B図は本発明による送受信システムのプロック図である。 第 1 9 B図に示す 4系統ある構成部材は 1系統のみを示し、 a〜dのサフ イ ツクスのない参照番号で示す。 また、 可変長符号化器 5 2のセレクタ 5 5は省略してある。 受信側 （復号側） の 4系統ある構成部材も 1系統 のみ図示している。 受信側システムは伝送路インタフェース 6 1 , 1つ のバッファメモリ 7 1 , 可変調復号化器 7 3 , 4つのソース復号化器 7 4 ( 1つのみ図示） 及び D / A変換器 6 5を有する。 可変長符号化器 7 3は、 1つの復号化テーブル 7 7 と 4つの係数処理器 7 8 ( 1つのみ図 示） を有する。
    [0086] 送信機と受信機には共通に、 可変長符号化 復号化共通ブロック （以 下、 単に共通プロックという） 7 2が設けられている。 共通プロック 7
    [0087] 2はセレクタ 7 5 と回転器 7 6を有する。 送信機と受信機は時分割で共 通プロック 7 2を用いる。 送信機の符号化テーブル 5 6の出力はセレク 夕 7 5を介して回転器 7 6に与えられ、 回転器 7 6の出力はセレクタ 7
    [0088] 5を介して送信機のバッファメモリ 5 3に与えられる。 受信機のバッ ファメモリ 7 1の出力はセレクタ 7 5を介して回転器 7 6に与えられ、 回転器 7 6の出力はセレクタ 7 5を介して復号化テーブル 7 7に与えら れる。 このように、 回転器 7 6を送信機と受信機で共通に用いることが できるので、 送受信システム全体の規模を小さくすることができる。 第 2 1図は、 本発明の第 3の実施例による画像符号化制御システムの ブロック図である。 第 2 1図において、 第 3図と同一の構成要素には同 一の参照番号を付してある。 第 2 1図の構成は、 第 3図の構成に選択器
    [0089] 8 0を付加したものである。 選択器 8 0は符号制御器 2 4の比較器 1 0 3 (第 4図） が出力するセレク ト信号に応じて、 フレームメモリ 2 9の 出力と " 0 " のいずれか一方を加算器 2 8に出力する。 セレク ト信号が 出力されていないときは、 選択器 8 0はフレームメモリ 2 9の出力を選 択する。 セレク ト信号が出力されときは、 選択器 8 0は " 0 " を選択す 。
    [0090] 第 2 2 A図は、 第 3図に示す構成の動作を示す図であり、 第 2 2 B図 は第 2 1図に示す構成の動作を示す図である。 第 2 2 A図 （a ) に示す Xブロックのドッ ト領域は変換係数 （有効係数と " 0 " ) が切り捨てら れない範囲を示す。 すなわち、 この Xブロックの変換係数はすべて符号 制御器 2 4 (第 3図） をそのまま通過する。 続く X + 1ブロックでは、 領域 A 1にある変換係数のみ符号制御器 2 4を通り、 残りの変換係数は 切り捨てられる。 次の X + 2ブロックでは領域 A 2にある変換係数のみ 符号制御器 2 4を通り残りの係数は切り捨てられる。
    [0091] Xブロックの内容は第 3図のフレームメモリ 2 9を介して減算器 2 2 に出力され、 X + 1ブロックの内容との差が算出される。 従って、 X + 1プロックの領域 A 1以外の領域には、 Xプロックの変換係数が現れる c 同様に、 X + 2プロックの領域 A 2には部分的に Xプロックの変換係数 に影響され、 また領域 A 2以外の領域にも Xプロックの変換係数が現れ る。 この結果、 再生された画質の劣化を引き起こすことがある。 すなわ ち、 符号制御器 2 4のしきい値 T H 1又は T H 2が小さい値に設定され ていると、 前フレームの高周波成分が以降のフレームに残る可能性があ る。 第 2 1図の選択器 8 0は、 この問題点を解消するために設けられて いる。
    [0092] 第 2 2 B図 （b ) に示すように、 ， X + 1プロックの領域 A 1が処理 されると、 セレク ト信号が符号制御器 2 4から選択器 8 0に与えられる c この結果、 X + 1プロックの領域 A 1以外には Xプロックの変換係数に 代えて " 0 " が書込まれる。 同様に、 X + 2ブロックの領域 A 2意外に は " 0 " が書込まれる。 この結果、 前ブロックの高周波成分がこれに続 くプロックに残ることはない。
    [0093] 第 2 3図は本発明の第 4の実施例による画像符号化制御システムのブ □ックである。 第 2 3図中、 第 3図と同一の構成要素には同一の参照番 号を付している。 第 2 3図の実施例は、 直交変換を含む予測符号化の構 成となるもので、 入力画像信号と、 それに対応する前フレームの内容と が減算器 2 2において減算されて、 フレーム間差分が求められ、 離散コ サイン変換器 2 1において処理ブロックごとに直交変換符号化され、 量 子化器 2 3により変換係数が量子化されて符号制御プロック 2 4に加え られ、 この符号制御器 2 4により図示を省略した可変長符号化器へ加え る処理ブロックごとの信号数を一定数以下に制御するものである。
    [0094] また、 この実施例においては、 直交変換を含むループを形成する為に、 逆量子化器 2 7の出力信号を加える逆離散コサイン変換器 1 1 Aを設け、 離散コサイン変換器 2 1による直交変換符号を元に戻して、 加算器 2 8 に加える構成としている。
    [0095] 本発明は、 前述の各実施例のみに限定されるものではなく、 直交変換 符号化器 2 1 は、 フ—リニ変化やアダマール変換等の各種の直交変換手 段のみにより構成することも可能であり、 また、 フィールド間符号化等 の各種の予測符号化手段との組合せによる構成とすることも可能である ( また、 前述したしきい値 T H 1及び T H 2は、 処理ブロックの大きさや 直交変換手段の種類等に対応して選定することができるものである。 〔産業上の利用分野〕
    [0096] 本発明は H D T Vなどの多量の画像データの伝送及び T V会議， T V 電話などの画像データの伝送に適用できる。
    权利要求:
    Claims請求の範囲
    1. 入力画像信号の 1画面を複数に分割して得られるプロックごとに直 交変換符号化を行う直交変換符号化手段、 前記各プロックは複数の画素 に関する変換係数を有する ；
    ブロックごとに得られる可変長符号語が所定数以下となるように前記 直交変換符号化手段から出力される変換係数を制御する符号制御手 _ 段；
    該符号制御手段から出力される変換係数をブロックごとに可変長符号 化出力に変換する可変長符号化手段；及び
    該可変長符号化手段から出力されるプロックごとの可変長符号化出力 を一時蓄積するバッファメモリ手段を有する画像符号化制御システム。
    2. 前記可変長符号語の前記所定数は、 各ブロックが有する画素に関す る変換係数の数より小さい請求項 1記載の画像符号化制御システム。
    3. 前記可変長符号語は 2次元可変長符号であり ；
    前記符号制御手段は ：
    前記変換係数のうちの有効係数の個数をプロックごとに計数する計数 手段；
    該計数手段で計数された有効係数の個数を所定のしきい値と比較する 比較手段；及び
    前記直交変換符号化手段と前記可変長符号化手段との間に設けられ、 有効係数の個数が前記所定のしきい値以下のときは前記直交変換符号化 手段からの変換係数を選択し、 有効係数の数が所定のしきい値を越える ときは " 0 " を選択する選択手段を有する請求項 1記載の画像符号化制 御システム。
    4. 前記所定のしきい値は前記可変長符号化語の前記所定数に等しい請 求項 3記載の画像符号制御システム。
    5. 前記可変長符号化手段は ：
    前記符号制御手段から出力される変換係数のうちの連続する " 0 " の 個数をプロックごとに計数する計数手段；及び
    該計数手段で計数された " 0 " の個数と前記符号制御手段から出力さ れる有効係数から前記可変長符号化語を生成する変換手段；
    を有する請求項 3記載の画像符号化制御システム。
    6. 前記変換手段は：
    前記連続する " 0 " の個数と前記有効係数をアドレスとし、 これらの 組み合わせに対応した符号語とその符号長を記億するメモリ手段；及び 該メモリ手段から出力された符号語と符号長から前記可変長符号化出 力を生成する回転器手段；
    を有する請求項 5記載の画像符号化制御システム。
    7. 前記可変長符号語はランレングス符号であり ；
    前記符号制御手段は ：
    前記変換係数のうちの有効係数の個数と連続する " 0 " からなるスト リングの個数の合計個数をブロックごとに計数する計数手段；
    該計数手段で計数された合計個数を所定のしきい値と比較する比較手 段；及び
    前記直交変換符号化変換手段と前記可変長符号化手段との間に設けら れ、 合計個数が前記所定のしきい値以下のときは前記直交変換符号化変 換手段からの変換係数を選択し、 前記合計個数が前記所定のしきい値を 越えるときは " 0 " を選択する選択手段；
    を有する請求項 1記載の画像符号化制御システム。
    8. 前記所定のしきい値は前記可変長符号化出力の前記所定数に等しい 請求項 7記載の画像符号化制御システム。
    9. 前記可変長符号化手段は ：
    前記符号制御手段から出力される変換係数のうち連続する " 0 " の個 数をプロックごとに計数する計数手段；
    該計数手段で計数された " 0 " の個数と前記符号制御手段から出力さ れる有効係数のいずれかを画素ごとに選択する選択手段；及び
    該選択手段から画素ごとに選択された " 0 " の個数又は有効係数から 前記可変長符号化出力を生成する変換手段；
    を有する請求項 7記載の画像符号化制御システム。
    10. 前記変換手段は：
    前記 " 0 " の個数に対応した符号語とその符号長を記憶する第 1 の テーブル及び前記有効係数に対応した符号語とその符号長を記憶する第 2のテーブルを有するメモリ手段；及び
    該メモリ手段から出力された符号語と符号長から前記可変長符号化出 力を生成する回転器手段；
    を有する請求項 9記載の画像符号化制御システム。
    11. 前記変換係数は 2つの連続するフレームのプロック間の入力画像信 号の残差信号であり ；
    前記画像符号化制御システムは更に、 該残差信号を量子化して前記変 換係数に対応する量子化出力を生成する量子化手段を有する請求項 1記 載の画像符号化制御システム。
    12. 前記画像符号化制御システムは更に ：
    前記符号制御手段からの前記変換係数をプロックごとに逆量子化して 逆量子化出力を生成する逆量子化手段；
    該量子化手段が処理しているブロックよりも 1つ前のフレームのブ 口ックにおける逆量子化出力を記億するフレームメモリ手段；
    現在のプロックにおける逆量子化出力と 1つ前のフレームのプロック における逆量子化出力とを加算する加算手段；及び
    現在のブロックに関する入力画像信号とフレームメモリ手段からの 1 つ前のフレームのプロックに関する逆量子化出力との差を求めて前記残 差信号を出力する減算手段；
    とを有する請求項 1 1記載の画像符号化制御システム。
    13. 前記画像符号化制御システムはさらに、
    前記フレームメモリ手段からの逆量子化出力と " 0 " とを選択してい ずれか一方を前記加算手段に出力する選択手段を有する請求項 1 2記載 の画像符号化制御システム。
    14. 前記可変長符号語は 2次元可変長符号であり ；
    前記符号制御手段は：
    前記変換係数のうちの有効係数の個数をブロックごとに計数する計数 手段；
    該計数手段で計数された有効係数の個数を所定のしきい値と比較する 比較手段；及び
    前記直交変換符号化手段と有効係数の個数が前記所定のしきい値以下 のときは前記直交変換符号化手段からの変換係数を選択し、 有効係数の 数が所定のしきい値を越えるときは " 0 " を選択する選択器を有し ； 前記選択手段は前記選択器が " 0 " を選択するときに " 0 " を選択し、 前記選択器が前記直交変換符号化手段からの変換係数を選択するときに は前記フレームメモリ手段からの逆量子化出力を選択する請求項 1 2記 載の画像符号化制御システム。
    15. 前記可変長符号語はランレングス符号であり ； 前記符号制御手段は ：
    前記変換係数のうちの有効係数の個数と連続する " 0 " からなるスト リングの個数の合計個数をプロックごとに計数する計数手段；
    該計数手段で計数された合成個数を所定のしきい値と比較する比較手 段；及び
    前記直交変換符号化変換手段と前記可変長符号化手段との間に設けら れ、 合計個数が前記所定のしきい値以下のときは前記フ レームメモリ手 段からの逆量子化出力を選択し、 前記合計個数が前記所定のしきい値を 越えるときは " 0 " を選択する選択手段；
    を有する請求項 1 2記載の画像符号化制御システム。
    16. 前記各ブロックは n x n ( nは任意の整数） の画素を有する請求項 1の画像符号化制御システム。
    17. 前記画像符号化制御システムは： - 現在の入力画像信号と 1つ前のフレームのプロックの入力画像信号と の差を求めて前記残差信号を生成する減算手段、 該残差信号が前記直交 変換符号化手段に与えられる ；
    前記直交変換符号化手段から出力される直交変換符号化された前記残 差信号を量子化して前記変換係数に対応する量子化出力を生成する量子 化手段；
    前記直交変換符号化手段からの前記変換係数をプロックごとに逆量子 化して逆量子化出力を生成する逆量子化手段；
    逆量子化出力を逆直交変換する逆直交変換符号化手段；
    現在のプロックにおける逆直交変換符号化出力と 1つ前のフレームの プロックにおける逆直交変換符号化出力とを加算する加算手段； 加算出力を記億するフ レームメモリ手段、 前記フレームメモリ手段から出力されるフレームメモリ出力は前記減 算手段に出力される請求項 1記載の画像符号化制御システム。
    18. アナログ画像信号をディジタル画像信号に変換するアナログ ·ディ ジタル変換する手段；
    該ディジタル画像信号を^個 （^は任意の整数） の入力画像信号に時 分割で分割する分割手段、 各^個入力画像信号の周波数は前記ディジタ ル画像信号の周波数より低い；
    ^個の入力信号ごとに設けられ、 対応する前記入力画像信号の 1画面 を複数に分割して得られるプロックごとに直交変換符号化を行う ^個の 直交変換符号化手段、 前記各プロックは複数の画素に関する変換係数を 有する ；
    ^個の直交変換符号化手段ごとに設けられ、 プロックごとに得られる 可変長符号語が所定数以下となるように前記対応する直交変換符号化手 段から出力される変換係数を制御する ^個の符号制御手段；
    ^個の符号制御手段ごとに設けられ、 対応する符号制御器から出力さ れる変換係数から前記可変長符号化出力を規定するデータをプロックご とに生成する係数処理手段；
    前記^個の係数処理手段で生成されたデ一夕を時分割で選択してデー 夕列を出力する選択手段；
    該データ列中の各データから前記可変長符号化出力を生成する変換手 段；及び
    該変換手段から出力されるプロックごとの可変長符号化出力を一時蓄 積するバッファメモリ手段とを有する画像符号化制御システム。
    19. 前記可変長符号化出力を規定するデータは前記変換係数のうちの有 効係数と連続する " 0 " の個数を含む請求項 1 8記載の画像符号化制御 システム。
    20. 前記可変長符号語は 2次元可変長符号であり ；
    前記符号制御手段は ：
    前記変換係数のうちの有効係数の個数をプロックごとに計数する計数 手段；
    該計数手段で計数された有効係数の個数を所定のしきい値と比較する 比較手段；及び
    前記直交符号化可変手段と前記符号制御手段との間に設けられ、 有効 係数の個数が前記所定のしきい値以下のときは前記直交符号化変換手段 からの変換係数を選択し、 有効係数の数が所定のしきい値を越えるとき は " 0 " を選択する選択手段を有する請求項 1 8記載の画像符号化制御 システム。
    21. 前記可変長符号化出力はランレングス符号であり ；
    前記符号制御手段は：
    前記変換係数のうちの有効係数の個数と連鐃する " 0 " からなるスト リ ングの個数の合計個数をプロックごとに計数する計数手段；
    該計数手段で計数された合計個数を所定のしきい値と比較する比較手 段；及び
    前記直交変換符号化手段と前記符号制御手段との間に設けられ、 合計 個数が前記所定のしきい値以下のときは前記直交符号化変換符号化手段 からの変換係数を選択し、 前記合計個数が前記所定のしきい値を越える ときは " 0 " を選択する選択手段：
    を有する請求項 1 8記載の画像符号化制御システム。
    22. 前記所定のしきい値は前記可変長符号化出力の前記所定数に等しい 請求項 2 0記載の画像符号化制御システム。
    23. 前記所定のしきい値は前記可変長符号化出力の前記所定数に等しい 請求項 2 1記載の画像符号化制御システム。
    24. 前記変換手段は：
    前記連続する " 0 " の個数と前記有効係数をアドレスとし、 これらの 組み合わせに対応した符号語とその符号長を記憶するメモリ手段；及び 該メモリ手段から出力された符号語と符号長から前記可変長符号化出 力を生成する回転器手段；
    を有する請求項 1 8記載の画像符号化制御システム。
    25. 前記変換手段は：
    前記 " 0 " の個数に対応した符号語とにその符号長を記憶する第 1 の テーブル及び前記有効係数に対応した符号語とその符号長を記憶する第 2のテーブルを有するメモリ手段；及び
    該メモリ手段から出力された符号語と符号長から前記可変長符号化出 力を生成する回転器手段；
    を有する請求項 1 9記載の画像符号化制御システム。
    26. 前記回転器手段は復号側と共用される請求項 2 4記載の画像符号化 制御システム。
    27. 前記回転器手段は復号側と共用される請求項 2 4記載の画像符号化 制御システム。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP2618083B2|1997-06-11|イメージ回復方法及び装置
    EP1265444B1|2007-05-02|Variable-length decoding system
    US6341144B1|2002-01-22|Video coder providing implicit coefficient prediction and scan adaptation for image coding and intra coding of video
    US4833535A|1989-05-23|Image transmission apparatus
    JP2630809B2|1997-07-16|ビデオ画像伝送システム
    EP0382892B1|1994-03-02|Picture signal encoding and decoding apparatus
    US5228098A|1993-07-13|Adaptive spatio-temporal compression/decompression of video image signals
    KR970009408B1|1997-06-13|인터/인트라 테이블 선택 회로
    US4665436A|1987-05-12|Narrow bandwidth signal transmission
    EP0945022B1|2003-02-26|Efficient fixed-length block compression and decompression
    JP2520306B2|1996-07-31|変換符号化装置
    EP0385654B1|1997-04-16|Highly efficient coding apparatus
    KR960013654B1|1996-10-10|다중채널 이미지 압축시스템용 통계처리 멀티플렉서
    EP0582122B1|1999-03-24|Scramble apparatus and descramble apparatus
    JP3928815B2|2007-06-13|Ｍｐｅｇ−２復号方法及びｍｐｅｇ−２ビデオ復号器
    US5663763A|1997-09-02|Picture signal encoding method and apparatus and picture signal decoding method and apparatus
    KR100251838B1|2000-04-15|비디오 데이타 정량화 제어용 장치
    JP3992303B2|2007-10-17|信号圧縮装置と信号伸長装置および信号圧縮方法と信号伸長方法
    US4797742A|1989-01-10|Divisional image transmission system and method
    US5602549A|1997-02-11|System for variable length decoding digital transmission data which has been compressed by selecting a scanning pattern
    US5005076A|1991-04-02|DCT video signal compression device with intrafield/interfield switching and adjustable high frequency filter
    US7472151B2|2008-12-30|System and method for accelerating arithmetic decoding of video data
    EP0519962B1|1996-01-31|Digital image coding using a random scanning of image frames
    JP3888597B2|2007-03-07|動き補償符号化装置、及び動き補償符号化復号化方法
    KR100188427B1|1999-06-01|디지탈 통신시스템용 가변길이 코드워드디코더 및 그 디코딩 방법
    同族专利:
    公开号 | 公开日
    EP0439624B1|1996-12-04|
    DE69029317D1|1997-01-16|
    EP0439624A1|1991-08-07|
    JPH0379182A|1991-04-04|
    DE69029317T2|1997-04-24|
    EP0439624A4|1992-10-07|
    US5844611A|1998-12-01|
    CA2039734C|1995-02-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1991-03-07| AK| Designated states|Kind code of ref document: A1 Designated state(s): CA JP US |
    1991-03-07| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1991-04-22| WWE| Wipo information: entry into national phase|Ref document number: 2039734 Country of ref document: CA Ref document number: 1990912371 Country of ref document: EP |
    1991-08-07| WWP| Wipo information: published in national office|Ref document number: 1990912371 Country of ref document: EP |
    1996-12-04| WWG| Wipo information: grant in national office|Ref document number: 1990912371 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1/214822||1989-08-23||
    JP21482289A|JPH0379182A|1989-08-23|1989-08-23|Image encoding control system|EP19900912371| EP0439624B1|1989-08-23|1990-08-21|Control system for encoding image|
    DE1990629317| DE69029317T2|1989-08-23|1990-08-21|Steuerungssystem für die bildkodierung|
    US08/452,834| US5844611A|1989-08-23|1995-05-30|Image coding system which limits number of variable length code words|
    [返回顶部]